PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-149496

(43) Date of publication of application: 02.06.1999

(51)Int.CI.

G06F 17/50 H03K 19/173

(21)Application number: 09-318546

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

19.11.1997

(72)Inventor: KITAHARA TAKESHI

USAMI MASAYOSHI


NISHIO SEIICHI

(54) DEVICE AND METHOD FOR SUPPORTING GATED CLOCK DESIGN AND COMPUTER READABLE STORAGE MEDIUM STORING GATED CLOCK DESIGN SUPPORTING PROGRAM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a gated clock design supporting device with which gated clock design is enabled by using an optimum enable signal with a high power consumption reduction effect.

SOLUTION: Non-load conditions are extracted (3) corresponding to a memory cell and based on these conditions, enable signal candidates in gated clock design are generated (4). While analyzing (5) the parameters such as area, delay time and power consumption provided with these enable signal candidates, any enable signal is selected (8) and a gated clock circuit using this selected enable signal is added to a logic circuit to be designed.



LEGAL STATUS

[Date of request for examination]

27.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision: of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-149496

(43)公開日 平成11年(1999)6月2日

(51) Int.Cl.⁵

識別記号

FΙ

G06F 15/60

652E

G06F 17/50 H03K 19/173

H03K 19/173

審査請求 未請求 請求項の数9 OL (全 12 頁)

(21)出願番号

特顯平9-318546

(71)出願人 000003078

株式会社東芝

(22)出顧日

平成9年(1997)11月19日

神奈川県川崎市幸区堀川町72番地

(72)発明者 北原 健

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(72)発明者 宇佐美 公良

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(72)発明者 西尾 誠一

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 三好 秀和 (外3名)

(54) 【発明の名称】 ゲーテッドクロック設計支援装置、ゲーテッドクロック設計支援方法、及びゲーテッドクロック 設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体

(57)【要約】

【課題】 消費電力削減効果の大きい最適なイネーブル信号を用いたゲーテッドクロック設計を可能にするゲーテッドクロック設計支援装置を提供する。

【解次手段】 記憶素子に対する非ロード条件を抽出し、その条件に基づいてゲーテッドクロック設計におけるイネーブル信号候補を生成する。そして、このイネーブル信号候補が持っている面積、遅延時間及び消費電力といったパラメータを考慮してイネーブル信号を選び、この選択されたイネーブル信号を使ったゲーテッドクロック回路を設計すべき論理回路に付加するようにした。



【特許請求の範囲】

【請求項1】 論理回路に対してゲーテッドクロック設計を行うためのゲーテッドクロック設計支援装置において、

設計すべき論理回路に関する情報を格納する回路情報格 納部と、

前記論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件抽出部と、

前記非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信 10 号候補を生成するイネーブル候補生成部と、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及 び消費電力を解析するパラメータ解析部と、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析部の解析結果を含む情報を格納する候補情報格納部と、

設計すべき論理回路の面積、遅延時間及び消費電力に関する制約情報を入力する設計制約入力部と、

前記イネーブル信号候補情報と前記制約情報とに基づい 20 て、設計制約を満たしたイネーブル信号を前記イネーブ ル信号候補の中から選ぶイネーブル信号選択部と、

前記イネーブル信号選択部により選択されたイネーブル 信号を使ったゲーテッドクロック回路を前記設計すべき 論理回路に付加するゲーテッドクロック回路付加部とを 備えたことを特徴とするゲーテッドクロック設計支援装 器

【請求項2】 記憶素子に対してデータロードの必要がない条件を入力する条件入力部を備え、

前記非ロード条件抽出部は、前記条件入力部より入力さ 30 れた条件と前記論理回路に関する情報とに基づいて、記憶素子に対する非ロード条件を抽出する構成にしたことを特徴とする請求項1記載のゲーテッドクロック設計支援装置。

【請求項3】 前記イネーブル信号選択部は、

前記候補情報格納部中のイネーブル信号候補情報をグラフまたはテーブルの形式でディスプレイ上に表示する表示手段を有し、前記表示手段によるディスプレイ上の表示内容から所定のイネーブル信号を外部操作に従って選択する構成にしたことを特徴とする請求項1または請求 40項2記載のゲーテッドクロック設計支援装置。

【請求項4】 設計すべき論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件抽出ステップと、

前記非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信号候補を生成するイネーブル候補生成ステップと、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及 び消費電力を解析するパラメータ解析ステップと、 前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析ステップの解析結果を含む情報を記憶装置に格納する候補情報格納ステップと、前記設計すべき論理回路の面積、遅延時間及び消費電力に関する制約情報と前記イネーブル信号候補情報とに基づいて、設計制約を満たしたイネーブル信号を前記イネーブル信号候補の中から選ぶイネーブル信号選択ステップと

前記イネーブル信号選択ステップにより選択されたイネーブル信号を使ったゲーテッドクロック回路を前記設計 すべき論理回路に付加するゲーテッドクロック回路付加 ステップとを実行することを特徴とするゲーテッドクロック設計支援方法。

【請求項5】 前記非ロード条件抽出ステップの前に、 記憶素子に対してデータロードの必要がない条件を入力 する条件入力ステップを行い、

前記非ロード条件抽出ステップは、前記条件入力ステップより入力された条件と前記設計すべき論理回路に関する情報とに基づいて、記憶素子に対する非ロード条件を抽出することを特徴とする請求項4記載のゲーテッドクロック設計支援方法。

【請求項6】 前記イネーブル信号選択ステップは、前記記憶装置中のイネーブル信号候補情報をグラフまたはテーブルの形式でディスプレイ上に表示し、そのディスプレイ上の表示内容から所定のイネーブル信号を外部操作に従って選択することを特徴とする請求項4または請求項5記載のゲーテッドクロック設計支援方法。

【請求項7】 設計すべき論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件抽出手段と、

前記非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信号候補を生成するイネーブル候補生成手段と、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及 び消費電力を解析するパラメータ解析手段と、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析手段の解析結果を含む情報を記憶装置に格納する候補情報格納手段と、

前記設計すべき論理回路の面積、遅延時間及び消費電力 に関する制約情報と前記イネーブル信号候補情報とに基 づいて、設計制約を満たしたイネーブル信号を前記イネ ーブル信号候補の中から選ぶイネーブル信号選択手段 と、

前記イネーブル信号選択手段により選択されたイネーブル信号を使ったゲーテッドクロック回路を前記設計すべき論理回路に付加するゲーテッドクロック回路付加手段とを有することを特徴とするゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記 録媒体。

【 請求項8 】 前記非ロード条件抽出手段の前に、記憶 紫子に対してデータロードの必要がない条件を入力する 条件入力手段を行い、

前記非ロード条件抽出手段は、前記条件入力手段より入 力された条件と前記設計すべき論理回路に関する情報と に基づいて、記憶素子に対する非ロード条件を抽出する ことを特徴とする請求項7記載のゲーテッドクロック設 計支援プログラムを格納したコンピュータ読み取り可能 な記録媒体。

【請求項9】 前記イネーブル信号選択手段は、 前記記憶装置中のイネーブル信号候補情報をグラフまた はテーブルの形式でディスプレイ上に表示し、そのディ スプレイ上の表示内容から所定のイネーブル信号を外部 操作に従って選択することを特徴とする請求項7または 請求項8記載のゲーテッドクロック設計支援プログラム を格納したコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータを利 用した論理回路設計の自動化技術において、特に消費電 20 力の低減化効果の高いゲーテッドクロック設計を支援す ることを目的としたゲーテッドクロック設計支援装置、 及びゲーテッドクロック設計支援方法に関する。

[0002]

【従来の技術】近年、LSIなどの半導体チップは高集 積化、大型化する傾向にあり、消費電力も大きくなりつ つある。ゲーテッドクロック設計は、回路設計をする際 に、消費電力の少ない論理回路を生成することを目的と して開発されたものである。なお、以下の説明におい て、ゲーテッドクロック設計により論理回路を変更する 30 作業をクロックゲーティングという。

【0003】ととで、上記ゲーテッドクロック設計につ いて簡単に説明する。

【0004】図15は、論理設計対象となる同期形論理 回路の一部分を示す部分回路図であり、クロックゲーテ ィングされていない論理回路を示している。

【0005】同図において、FF0、FF1、…FF3 1はDフリップフロップであり、32個のフリップフロ ップにより32ビットのデータレジスタが構成されてい る。各フリップフロップのクロック入力ポートCKに は、クロック信号CLKが同一のタイミングで供給さ れ、データ演算回路11で計算されたデータがクロック 信号CLKの立ち上がりのタイミングでデータ入力ポー トDに書き込まれる。

【0006】こうした論理回路では、フリップフロップ がクロック信号の立ち上がりと立ち下がりで動作する際 に電力消費が最も大きいことが知られている。しかし、 クロック信号はデータの有無にかかわらず、常に一定の タイムフレームでフリップフロップに入力されているた め、データをロードする必要がない非ロード時には無駄 50 子に対する非ロード条件を抽出する非ロード条件抽出部

な電力を消費していることになる。

【0007】図16は、クロックゲーティングされた論 理回路の回路構成図であり、図15のクロックライン上 にゲーティング回路としてANDゲート12を挿入した 場合の例を示している。

【0008】 このANDゲート12には、クロック出力 を制御するための図示しないイネーブル論理回路が接続 されており、クロック信号CLKのタイミングに合わせ て"1"又は"0"のイネーブル信号Eがイネーブル論 理回路からANDゲート12へ与えられている。

【0009】図16において、イネーブル信号Eが "1" にセットされると、クロック信号CLKの立ち上 がりとともに論理積が成立するため、データの書き込み がなされる。一方、イネーブル信号が"0"にセットさ れると、クロック信号CLKが立ち上がっても論理積が 成立しないため、データの書き込みは行われない。この ように、データを書き込む必要がないときは、クロック 信号CLKのタイミングに合わせてイネーブル信号Eを "0"とすることによって、フリップフロップでの無駄 な電力の消費を防ぐことができる。

【0010】かかるゲーテッドクロック設計において は、レジスタやメモリ等の記億素子に対してクロックを 供給するか否かを決定するイネーブル信号の生成方法に より、消費電力削減の効果は大きく違ってくる。このイ ネーブル信号の設計は、これまで設計者が人手で行う か、あるいは論理回路の制御構造からCADによりイネ ーブル信号を自動生成する手法があった。

[0011]

【発明が解決しようとする課題】しかしながら、従来の ゲーテッドクロック設計技術では、消費電力削減効果等 の観点から、最適なイネーブル信号を生成する方法は提 案されていなかった。とのため、設計されたイネーブル 信号が最適な信号で最も消費電力削減効果のある信号で あるかを判断することができず、最適ではないイネーブ ル信号を使用してゲーテッドクロック設計が行われる場 合があった。

【0012】本発明は、上述の如き従来の問題点を解決 するためになされたもので、その目的は、消費電力削減 効果の大きい最適なイネーブル信号を用いたゲーテッド 40 クロック設計を可能にするゲーテッドクロック設計支援 装置、及びゲーテッドクロック設計支援方法を提供する ことである。

[0013]

【課題を解決するための手段】上記目的を達成するため に、第1の発明であるゲーテッドクロック設計支援装置 の特徴は、論理回路に対してゲーテッドクロック設計を 行うためのゲーテッドクロック設計支援装置において、 設計すべき論理回路に関する情報を格納する回路情報格 納部と、前記論理回路に関する情報に基づいて、記憶素

と、前記非ロード条件から、ゲーテッドクロック設計に おいてイネーブル信号となる信号の候補であるイネーブ ル信号候補を生成するイネーブル候補生成部と、前記イ ネーブル信号候補がイネーブル信号としてゲーテッドク ロック設計された場合に要する面積、遅延時間及び消費 電力を解析するパラメータ解析部と、前記イネーブル信 号候補に関するイネーブル信号候補情報として、前記パ ラメータ解析部の解析結果を含む情報を格納する候補情 報格納部と、設計すべき論理回路の面積、遅延時間及び 消費電力に関する制約情報を入力する設計制約入力部 と、前記イネーブル信号候補情報と前記制約情報とに基 づいて、設計制約を満たしたイネーブル信号を前記イネ ーブル信号候補の中から選ぶイネーブル信号選択部と、 前記イネーブル信号選択部により選択されたイネーブル 信号を使ったゲーテッドクロック回路を前記設計すべき **論理回路に付加するゲーテッドクロック回路付加部とを** 備えたととにある。

【0014】第2の発明であるゲーテッドクロック設計 支援装置の特徴は、上記第1の発明において、記憶素子 入力部を備え、前記非ロード条件抽出部は、前記条件入 力部より入力された条件と前記論理回路に関する情報と に基づいて、記憶素子に対する非ロード条件を抽出する 構成にしたことにある。

【0015】第3の発明であるゲーテッドクロック設計 支援装置の特徴は、上記第1または第2の発明におい て、前記イネーブル信号選択部は、前記候補情報格納部 中のイネーブル信号候補情報をグラフまたはテーブルの 形式でディスプレイ上に表示する表示手段を有し、前記 表示手段によるディスプレイ上の表示内容から所定のイ ネーブル信号を外部操作に従って選択する構成にしたと

【0016】第4の発明であるゲーテッドクロック設計 支援方法の特徴は、設計すべき論理回路に関する情報に 基づいて、記憶素子に対する非ロード条件を抽出する非 ロード条件抽出ステップと、前記非ロード条件から、ゲ ーテッドクロック設計においてイネーブル信号となる信 号の候補であるイネーブル信号候補を生成するイネーブ ル候補生成ステップと、前記イネーブル信号候補がイネ ーブル信号としてゲーテッドクロック設計された場合に 40 要する面積、遅延時間及び消費電力を解析するパラメー タ解析ステップと、前記イネーブル信号候補に関するイ ネーブル信号候補情報として、前記パラメータ解析ステ ップの解析結果を含む情報を記憶装置に格納する候補情 報格納ステップと、前記設計すべき論理回路の面積、遅 延時間及び消費電力に関する制約情報と前記イネーブル 信号候補情報とに基づいて、設計制約を満たしたイネー ブル信号を前記イネーブル信号候補の中から選ぶイネー ブル信号選択ステップと、前記イネーブル信号選択ステ ップにより選択されたイネーブル信号を使ったゲーテッ 50

ドクロック回路を前記設計すべき論理回路に付加するゲ ーテッドクロック回路付加ステップとを実行するように したものである。

【0017】第5の発明であるゲーテッドクロック設計 支援装置の特徴は、上記第4の発明において、前記非ロ ード条件抽出ステップの前に、記憶素子に対してデータ ロードの必要がない条件を入力する条件入力ステップを 行い、前記非ロード条件抽出ステップは、前記条件入力 ステップより入力された条件と前記設計すべき論理回路 10 に関する情報とに基づいて、記憶素子に対する非ロード 条件を抽出するようにしたものである。

【0018】第6の発明であるゲーテッドクロック設計 支援方法の特徴は、上記第4または第5の発明におい て、前記イネーブル信号選択ステップは、前記記憶装置 中のイネーブル信号候補情報をグラフまたはテーブルの 形式でディスプレイ上に表示し、そのディスプレイ上の 表示内容から所定のイネーブル信号を外部操作に従って 選択するようにしたものである。

【0019】第7の発明であるゲーテッドクロック設計 に対してデータロードの必要がない条件を入力する条件 20 支援プログラムを格納したコンピュータ読み取り可能な 記録媒体の特徴は、設計すべき論理回路に関する情報に 基づいて、記憶素子に対する非ロード条件を抽出する非 ロード条件抽出手段と、前記非ロード条件から、ゲーテ ッドクロック設計においてイネーブル信号となる信号の 候補であるイネーブル信号候補を生成するイネーブル候 補生成手段と、前記イネーブル信号候補がイネーブル信 号としてゲーテッドクロック設計された場合に要する面 積、遅延時間及び消費電力を解析するパラメータ解析手 段と、前記イネーブル信号候補に関するイネーブル信号 候補情報として、前記パラメータ解析手段の解析結果を 含む情報を記憶装置に格納する候補情報格納手段と、前 記設計すべき論理回路の面積、遅延時間及び消費電力に 関する制約情報と前記イネーブル信号候補情報とに基づ いて、設計制約を満たしたイネーブル信号を前記イネー ブル信号候補の中から選ぶイネーブル信号選択手段と、 前記イネーブル信号選択手段により選択されたイネーブ ル信号を使ったゲーテッドクロック回路を前記設計すべ き論理回路に付加するゲーテッドクロック回路付加手段 とを有することを特徴とするゲーテッドクロック設計文 援プログラムを格納したことにある。

> 【0020】第8の発明であるゲーテッドクロック設計 支援プログラムを格納したコンピュータ読み取り可能な 記録媒体の特徴は、上記第7の発明において、前記非ロ ード条件抽出手段の前に、記憶素子に対してデータロー ドの必要がない条件を入力する条件入力手段を行い、前 記非ロード条件抽出手段は、前記条件入力手段より入力 された条件と前記設計すべき論理回路に関する情報とに 基づいて、記憶素子に対する非ロード条件を抽出すると とにある。

【0021】第9の発明であるゲーテッドクロック設計

支援プログラムを格納したコンピュータ読み取り可能な、 記録媒体の特徴は、上記第7または第8の発明におい て、前記イネーブル信号選択手段は、前記記憶装置中の イネーブル信号候補情報をグラフまたはテーブルの形式 でディスプレイ上に表示し、そのディスプレイ上の表示 内容から所定のイネーブル信号を外部操作に従って選択 することにある。

[0022]

【発明の実施の形態】以下、本発明に係わるゲーテッド クロック設計支援装置、ゲーテッドクロック設計支援方 10 法、及びゲーテッドクロック設計支援プログラムを格納 したコンピュータ読み取り可能な記録媒体の実施形態に ついて説明する。

【0023】 (第1実施形態) 図1は、本発明の第1実 施形態に係るゲーテッドクロック設計支援装置の機能ブ ロック図である。

【0024】とのゲーテッドクロック設計支援装置は、 論理回路に対してゲーテッドクロック設計を行うため に、回路情報格納部1と、非ロード条件入力部2と、非 ロード条件抽出部3と、イネーブル信号候補生成部4 と、面積・遅延・電力解析部5と、イネーブル信号候補 情報格納部6と、設計制約入力部7と、イネーブル信号 選択部8と、ゲーテッドクロック回路付加部9とを備え ている。

【0025】回路情報格納部1には、設計すべき論理回 路、つまり設計対象の回路情報(例えば後述する図5、 図6及び図9に示す回路情報)が格納されている。非ロ ード条件入力部2は、前記回路情報中の記憶素子(例え ぱフリップフロップ)に対してデータロードの必要がな い非ロード時の条件(以下、非ロード条件という)を入 30 力する。

【0026】非ロード条件抽出部3は、前記非ロード条 件入力部2より入力された条件と設計対象の回路情報と により、前記フリップフロップに対する非ロード条件を 抽出する。イネーブル候補生成部4は、前記非ロード条 件から、ゲーテッドクロック設計においてイネーブル信 号となる信号の候補であるイネーブル信号候補を生成す る。

【0027】面積・遅延・電力解析部5は、生成された クロック設計された場合に要する面積、遅延時間及び消 費電力を解析する。イネーブル信号候補情報格納部6 は、前記イネーブル信号候補を格納すると共に、これに 関連して、面積・遅延・電力解析部5の解析結果を含む パラメータ情報をイネーブル信号候補情報として格納す

【0028】設計制約入力部7は、設計対象の論理回路 の面積、遅延時間及び消費電力に関する制約情報を入力 し、イネーブル信号選択部8は、前記イネーブル信号候 ネーブル信号を前記イネーブル信号候補の中から選択す る.

【0029】そして、ゲーテッドクロック回路付加部9 は、イネーブル信号選択部8により選択されたイネーブ ル信号を使ったゲーテッドクロック回路を前記設計すべ き論理回路に付加して、回路情報格納部1に格納する。 【0030】図2は、図1に示したゲーテッドクロック 設計支援装置を実現するコンピュータの構成を示すブロ ック図である。

【0031】図中11は、プログラムを実行するCPU であり、このCPU11には、バス12を介して、主記 憶装置13、キャッシュメモリ14、メモリコントロー ラ15、パスコントローラ16、VRAM17、ディス プレイ制御部18、入力装置制御部20、及びディスク 制御部21,22が接続されている。

【0032】主記憶装置13は、DRAMあるいはSR AMで構成され、実行するプログラムや、演算のための データ、演算結果のデータを一時的に記憶するメモリで ある。キャッシュメモリ14は、メモリ階層上でCPU 20 11と主記憶装置13との間に介在する高速メモリであ り、主記憶装置13上のデータの一部の写しを確保し、 CPU11が行う主記憶装置13との読み書きを代行す

【0033】メモリコントローラ15は、主記憶装置1 3あるいはキャッシュメモリ14とCPU11間のデー タ転送をコントロールする。バスコントローラ16は、 CPU11とバス12間のデータ転送をコントロールす る。VRAM17は、CRT19に表示するデータを記 憶するビデオRAMである。

【0034】ディスプレイ制御部18は、グラフィック プロセッサで構成され、データや画像をCRT19に表 示するための回路である。入力装置制御部20は、キー ボードやマウス等の入力装置23の動作を制御し、ディ スク制御部21,22は、それぞれ外部記憶装置として のハードディスク24とCD-ROM25の駆動を制御 する。

【0035】ととで、上記図1に示したゲーテッドクロ ック設計支援装置の回路情報格納部1及びイネーブル信 号候補情報格納部6は、ハードディスク24のファイル イネーブル信号候補がイネーブル信号としてゲーテッド 40 の一部として構成される。さらに、非ロード条件入力部 2及び設計制約入力部7は入力装置23等で構成され る。また、CD-ROM25には、本発明のゲーテッド クロック設計支援プログラム(後述の図3及び図4を参 照)を含むCADソフトが格納されている。このゲーテ ッドクロック設計支援プログラムを主記憶装置13にロ ードしてCPU11によって実行することにより、図1 に示した非ロード条件抽出部3、イネーブル信号候補生 成部4、面積・遅延・電力解析部5、イネーブル信号選 択部8、及びゲーテッドクロック回路付加部9の各機能 補情報と前記制約情報とにより、設計制約を満たしたイ 50 を実現する。従って、との場合、CD-ROM25は、

本発明のゲーテッドクロック設計支援プログラムを格納 したコンピュータ読み取り可能な記録媒体として、本発 明を構成することになる。

【0036】次に、本実施形態のゲーテッドクロック設 計支援装置の動作を、図3及び図4に示すフローチャー トを参照しつつ説明する。

【0037】まず、回路情報格納部1に格納された記憶 素子毎にとの記憶素子にデータがロードされる条件を非 ロード条件抽出部3において求める(図3のステップS 101)。次に非ロード条件入力部2から非ロード条件 10 情報の入力があるか否かを判断する (ステップS10 2)。非ロード条件抽出部3において、非ロード条件情 報の入力がある場合には、対象の記憶素子に対して、ロ ード条件の否定と入力された非ロード条件との和を非ロ ード条件とする(ステップS103)。非ロード条件情 報の入力がない場合には、ロード条件の否定を非ロード 条件とする(ステップS104)。

【0038】次に、イネーブル信号候補生成部4では、 ステップS103及びS104で生成された非ロード条 件について、非ロード条件の等しい記憶素子を記憶素子 20 群としてまとめる(ステップS105)。ステップS1 05で生成された記憶素子群を1つ取り出す(ステップ S106)。取り出せない場合は処理は終了する(ステ ップS107)。

【0039】取り出せた場合は、取り出された記憶素子 群に対する非ロード条件の表わす論理からイネーブル信 号の候補を作成する(図4のステップS108)。ステ ップS108で作成されたイネーブル信号の候補はイネ ーブル信号候補情報格納部6に格納され、この格納部6 より1つの候補を取り出す(ステップS109)。取り 30 出せない場合はステップS113へ進む(ステップS1 10)。取り出せた場合は、取り出されたイネーブル信 号の候補を生成する論理部分の面積、遅延時間、消費電 力及び非ロード確率を面積・遅延・電力解析部5におい て計算して、イネーブル信号候補情報格納部6に格納す る(ステップS111)。

【0040】次に、取り出されたイネーブル信号の候補 に対してイネーブル信号として利用した場合に増加する 面積、削減される消費電力を計算する(ステップS11 2)。 ととで、ステップS109に戻り、次のイネーブ 40 ードする条件として、 ル信号の候補を取り出す。

【0041】全てのイネーブル信号の候補に対してステ ップS111及びS112の処理が施され、情報がイネ ーブル信号候補情報格納部6 に格納されると、設計制約 入力部7から入力された遅延時間、面積等に関する制約 を満たし、電力削減の効果の最も大きいイネーブル信号 をイネーブル信号候補情報格納部6から選ぶ(ステップ S113).

【0042】そして、選ばれたイネーブル信号を使っ て、ゲーテッドクロックを実現する回路を付加する(ス 50 (b+c*d))の否定であるa*(b+c*d)がフ

テップS114)。ここでステップS106に戻り、次 の記憶素子群を取り出す。全ての記憶素子群についてス テップS108からS114の処理が施されると処理は 終了する。

10

【0043】次に、具体例を示して各構成要素の動作を 詳細に説明する。

【0044】まず、図5に示した部分回路を持つような 論理回路が回路情報格納部1に存在したとする。同図に おいてFFO、FF1、…、FF31は記憶素子のフリ ップフロップを表わしている。フリップフロップにはデ ータ入力ピンD、クロック入力ピンC K及びデータ出力 ピンQが存在する。

【0045】また、M0, M1, …, M31はマルチブ レクサであり、コントロール用ピンに入力される信号S eの値が"O"の場合には入力ピンO側の信号値を、信 号Seの値が"1"の場合には入力ピン1側の信号値を それぞれ出力する機能を持っている。具体的にマルチプ レクサMO, M1, …, M31は、図6に示すように、 2入力ANDゲート41, 42と2入力ORゲート43 とから成る論理構造になっている。

【0046】各マルチプレクサM0、M1、…、M31 のコントロール用ビンに入力される信号Seは、図5に 示すように、信号a, b, c, dを用いて、2入力NA NDゲート31、2入力ORゲート32、及び2入力A NDゲート33によって生成される。

【0047】まず、ステップS101において、非ロー ド条件抽出部3では各フリップフロップFFO~FF3 1に対してデータをロードする条件を次のように求め

【0048】フリップフロップFF0のデータ入力ピン Dの論理は、

 $\wedge (a*(b+c*d))*I0+(a*(b+c*)$ d)) *Out

となる。ととで、*は論理積、+は論理和、^は論理的 否定を表わしている。OutはフリップフロップFFO の出力であり、この信号が選択されるときはデータ保持 である。また、IOが選択されるときはデータのロード を表わしている。このことから、データ入力ピンDの論 理にOut=0及びIO=1を代入すると、データをロ

 $\wedge (a*(b+c*d))$

が求まる。FF1からFF31についても同様の操作を 行ない、データをロードする条件は全て

 $\wedge (a*(b+c*d))$

と求まる。

【0049】次に、ステップS102において非ロード 条件入力部2より非ロード条件情報の入力があるか否か 判断する。この場合、入力がなかったものとする。この ため、ステップSIO4においてロード条件へ(a*

5であったとする。

リップフロップFFO, FF1, …, FF31の非ロー ド条件となる。

【0050】ステップS105では、非ロード条件の等 しい記憶案子をまとめるが、ここでFF0、FF1、… FF31は同じ非ロード条件a*(b+c*d)を持つ ので、記憶素子群としてまとめる。

【0051】ステップS106でこの記憶素子群を取り 出し、ステップS108でイネーブル信号候補生成部4 は、イネーブル信号候補の信号値が"1"のときに非ロ ード条件が"1"となるイネーブル信号候補を生成す る。この場合、非ロード条件はa*(b+c*d)であ るので、イネーブル信号候補はa*b、a*c*d、a * (b+c*d) の3つである。との3つの信号につい てはイネーブル信号候補情報格納部6 に格納される。

【0052】ステップS109では、イネーブル信号候 補から1つの候補を取り出す。ここでは、a×bが取り 出されたとする。ステップS111では、図7(a)に 示したイネーブル信号候補a*bを生成する論理部分の 面積、遅延時間、消費電力及び非ロード確率を面積・遅 延・電力解析部5において計算する。面積はANDゲー 20 bとa*c*dとで削減される消費電力の大きい方がイ トの占有する面積であり、遅延時間は、信号a, bから ANDゲートを経て出力端子に到達する時間のうち大き い方の時間である。非ロード確率は信号a×bの信号値 が"1"となる確率であり、この論理部分の消費電力を 解析中に求める。なお、との信号確率に基づく消費電力 解析に関する公知例としては、F. Najm、"Tra nsition Density, A Stochas ticMeasure of Activity in Digital Circuits" (Procee ation Conference)がある。

【0053】本実施形態では、イネーブル信号候補a* bに対して、面積1.5、遅延時間2.8、消費電力 2. 0、非ロード確率0.65と求められたとする。と の結果はイネーブル信号候補情報格納部6 に格納され

【0054】次に、ステップS112では、イネーブル 信号候補a*bを使ってゲーテッドクロック設計を行な ったときに、増加する回路全体の面積と削減される回路 全体の消費電力を求める。増加する回路全体の面積で は、イネーブル信号候補を生成する論理部分の他に、信 号のグリッチを除去するために必要なイネーブル用フリ ップフロップの面積増加も考慮される(後述詳細に説明

【0055】イネーブル信号候補がロード条件の否定と 一致するときにはフリップフロップの入力側に存在する マルチプレクサを削除できるので、削除できるマルチプ レクサの面積は減じられる。本実施形態では、イネーブ ル信号候補a*bは、ロード条件の否定と一致せずに、 増加する面積が10.5であったとする。

【0056】また、削減される消費電力は、前記の信号 確率に基づく消費電力解析により求まり、前記イネーブ ル信号候補の非ロード確率が大きいほど、削減される消 費電力は大きい。ことでは削減される消費電力は30.

【0057】ステップS111及びS112の操作をイ ネーブル信号候補a * c * d 及び a * (b + c * d) に ついても行なう。図7(b), (c) に示したイネーブ ル信号候補a*c*d及びa*(b+c*d)を生成す 10 る論理部分に対して、ステップS111及びS112の 操作を行なった結果、イネーブル信号候補情報格納部6 に図8に示すような情報が格納されたとする。

【0058】次にステップS113において、まず設計 制約部7から入力された設計制約を参照する。 ととで は、イネーブル論理に対する遅延制約についてのみ4. 0と与えられたとする。イネーブル信号候補情報格納部 6 に格納された情報を参照すると、イネーブル信号候補 a * (b + c * d) は論理部分の遅延時間が4.5で、 制約を満たさない。このため、イネーブル信号候補a* ネーブル信号選択部8では選ばれる。この結果、イネー ブル信号選択部8ではイネーブル信号としてa*bを選 択する。

【0059】ステップS114では、選択された信号a *bをイネーブル信号としたゲーテッドクロック回路を ゲーテッドクロック回路付加部9において生成して、図 9に示す回路が回路情報格納部1に格納される。すなわ ち、図9に示す回路は、上記図5に示す回路において、 2入力NANDゲート51、フリップフロップ52及び ding of 28th Design Autom 30 ANDゲート53からなるゲーテッドクロック回路が付 加される。

> 【0060】ととで、フリップフロップ52は、前述し た、信号のグリッチを除去するために必要なイネーブル 用フリップフロップである。仮に当該フリップフロップ 52を設けなかった場合について、図10のタイミング チャートを参照して説明する。

【0061】当該フリップフロップ52を設けなかった 場合は、信号a. bのNANDをとるNANDゲート5 1の出力信号ECがイネーブル信号としてダイレクトに 40 ANDゲート53の一方入力端に入力され、その他方入 力端にはクロック信号CLKが入力されることになる。 との場合、もし前記の信号ECがクロック信号CLKの "H"レベル期間(t 1~t 2)の時刻 t 4 に立ち上が ったときは、この信号の立上がり(時刻t4)とクロッ ク信号CLKの立ち下がり(時刻t3)に同期する形 で、フリップフロップFFO~FF31のクロック入力 ピンCKへ供給されるクロックGCLKにグリッチPが 発生する。

【0062】本実施形態では、この点を考慮して、NA 50 NDゲート51とANDゲート53の間にフリップフロ ップ52を挿入している。このフリップフロップ52

は、クロック信号CLKの立ち下がりに同期して信号E Cを取り込んで出力するので、たとえ信号ECがクロッ ク信号CLKの "H" レベル期間 (tl~t2) に立ち 上がったとしても、フリップフロップ52の出力信号E Nは、イネーブル信号として、クロック信号CLKの

"L"レベル期間(t2~t3)に立ち上がることが保 証される(時刻 t 5)。その結果、クロックGCLKに グリッチが発生せず、回路の誤動作を回避することがで きる。

【0063】とのように、本実施形態では、記憶素子に 対する非ロード条件を抽出し、その条件に基づいてゲー テッドクロック設計におけるイネーブル信号候補を生成 する。そして、とのイネーブル信号候補が持っている面 積、遅延時間及び消費電力といったパラメータを考慮し てイネーブル信号を選ぶようにした。これにより、消費 電力の削減効果の大きい最適なイネーブル信号を用いた 効果的なゲーテッドクロック設計が可能となる。

【0064】(第2実施形態)本実施形態では、図1か ら図4に示したものと同様の構成において、非ロード条 20 件入力部2から図11に示す非ロード条件が入力された 場合を説明するものである。非ロード条件を入力する本 実施形態によれば、非ロード条件抽出部3において抽出 しきれなかった条件や論理回路上に表われないドントケ ア条件についても考慮することが可能となり、第1実施 形態よりも最適なイネーブル信号を生成することができ る。なお、回路情報格納部1に格納された情報は図5及 び図6に示すものと同様であるとする。

【0065】ステップS101では、前記第1実施形態 と同様に、フリップフロップFF1~FF31について 30 データをロードする条件は、全てA(a*(b+c* d)) と求まる。この場合、非ロード条件入力があるの で、ステップS103においてロード条件の否定a* (b+c*d) と入力された非ロード条件 \wedge d との和で $bar{a*(b+c)+Ade}{bar{a*(b+c)+Ade}}$ SFF31についての非ロード条件とする。

【0066】ステップS105では、フリップフロップ FF1からFF31を記憶素子群としてまとめる。この 記憶素子群に対してステップS108では非ロード条件 $a*(b+c)+\wedge d$ からイネーブル信号候補を生成す 40 る。 ここでは、 a * b 、 a * c 、 ∧ d 、 a * (b+ c), $a*b+\wedge d$, $a*c+\wedge d$, a*(b+c*d)、a*(b+C)+Adがイネーブル信号候補とし て生成される。

【0067】それぞれのイネーブル信号候補に対してス テップS111及びS112の操作を行ない、図12に 示すイネーブル信号候補情報がイネーブル信号候補情報 格納部6 に格納される。設計制約部7から入力された設 計制約は、上記第1実施形態3と同様にイネーブル論理 に対する遅延制約について4.0と与えられたとする。

【0068】ステップS113では、イネーブル信号候 補情報格納部6 に格納された情報の中で、遅延制約を満 たして削減される消費電力が最も大きいイネーブル信号 候補a*b+∧dがイネーブル信号選択部8で選ばれ

14

【0069】ステップS114では、選択された信号a *b+∧dをイネーブル信号としたゲーテッドクロック 回路をゲーテッドクロック回路付加部9において生成し て、図13に示す回路が回路情報格納部1に格納され る。すなわち、図13に示す回路は、上記図9に示す回 10 路において、NANDゲート51を2入力ANDゲート 62と2入力NORゲート63に置き換えて、該NOR ゲート63の一方端子に信号 dを反転するインバータ6 1の出力端子が接続されている。

【0070】(第3実施形態)本実施形態では、図1か ら図4に示したものと同様の構成において、イネーブル 信号選択部8がイネーブル信号をイネーブル信号候補の 中から選択するに際し、イネーブル信号候補情報をグラ フまたはテーブルの形式でCRT19上に表示すること により利用者に提供し、利用者がイネーブル信号を選択 するようにしたものである。

【0071】本例では、上記第2実施形態において生成 された図12に示す情報がイネーブル信号候補情報格納 部6 に格納されているとする。8 つのイネーブル信号候 補に対して、削減される消費電力を縦軸とし、増加する 面積を機軸とした図14に示すグラフを生成して、CR T19上に表示する。利用者は表示されたとのグラフ上 のポイントを指定することにより、イネーブル信号を選 択することができる。また、図12に示すテーブルをC RT19上に表示して、利用者がイネーブル信号を指定 することも可能である。

【0072】との場合、イネーブル信号選択部8はこと で指定された候補を選び、指定された信号をイネーブル 信号としたゲーテッドクロック回路をゲーテッドクロッ ク回路付加部9において生成する。

[0073]

【発明の効果】以上詳細に説明したように、本発明に係 わるゲーテッドクロック設計支援装置、ゲーテッドクロ ック設計支援方法、及びゲーテッドクロック設計支援プ ログラムを格納したコンピュータ読み取り可能な記録媒 体によれば、ゲーテッドクロック設計において、従来の ように最適でないイネーブル信号を用いて設計するケー スがなくなり、常に、消費電力削減効果の大きい最適な イネーブル信号を用いることができる。これにより、消 費電力削減効果の大きい効果的なゲーテッドクロック設 計が可能になる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るゲーテッドクロッ ク設計支援装置の機能ブロック図である。

50 【図2】図1に示したゲーテッドクロック設計支援装置

15

を実現するコンピュータの構成を示すブロック図であ

【図3】図1に示したゲーテッドクロック設計支援装置 の動作を示すフローチャートである。

【図4】図3の続きのフローチャートである。

【図5】回路情報格納部1 に格納された論理回路の一例 を示す回路図である。

【図6】図5中のマルチプレクサの論理構造図を示す図 である。

【図7】イネーブル信号候補の一例を表わす論理構造図 10 の回路構成図である。 である。

【図8】第1実施形態においてイネーブル信号候補情報 格納部に格納された情報の一例を示す図である。

【図9】第1実施形態のゲーテッドクロック設計支援装 置を利用して生成された論理回路の一例を示す回路図で ある。

【図10】グリッチの発生を示すタイミングチャートで ある。

【図11】第2実施形態に係る非ロード条件入力部2か ら入力された非ロード条件の情報例を示す図である。

【図12】第2実施形態においてイネーブル信号候補情*

* 報格納部に格納された情報の一例を示す図である。

【図13】第2実施形態のゲーテッドクロック設計支援 装置を利用して生成された論理回路の一例を示す回路図 である。

【図14】イネーブル信号候補情報格納部に格納された 情報を表示したグラフの一例を示す図である。

【図15】従来の論理設計対象となる論理回路の一部分 を示す部分回路図である。


【図16】従来のクロックゲーティングされた論理回路


【符号の説明】

- 1 回路情報格納部
- 2 非ロード条件入力部
- 3 非ロード条件抽出部
- イネーブル信号候補生成部
- 5 面積・遅延・電力解析部
- イネーブル信号候補情報格納部
- 7 設計制約入力部
- 8 イネーブル信号選択部
- 20 9 ゲーテッドクロック回路付加部

【図2】 非ロード条件 入力部 1,9 22 25 ディスプレイ 制御部 ディスク 制御部 CRT CD-ROM 非ロード条件 抽出部 回路情報 健補生成部 ディスク 制御部 ハード ディスク VRAM 格納那 イネーブル 面積・選瑟・電力 バス コントローラ 入力装置 信号读档 入力装置 解析部 情報格納包 ゲーテッド メモリコントローラ ・一ブル信号 選択部 設計 主配管禁煙 制約入力部 國路付加部 キャッシュ メモリ 【図6】 CPU MO


【図1】







[図12]

	(論理部分)				増加する	削減される
イネーブル信号候補	面積	遅延時間	消費電力	非ロード確率	面積	消費電力
a*b	1.5	2.8	2.0	0.65	10.5	30.5
a*c*d	2.0	3.0	2.5	0.40	11.0	23.1
a*(b+c*d)	3.5	4.5	3.5	0.70	-83.5	53.5
a*b+^d	3.2	3.5	2.8	0.75	12.2	38.7
a*c+^d	3.3	3.5	2.9	0.70	12.3	34.0
^d	1.0	1.8	1.8	0.60	10.0	28.6
a*(b+c)	3.0	4.1	3.0	0.75	12.0	38.5
a*(b+c)+^d	4.0	4.7	3.5	0.80	13.0	48.0







【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成13年12月26日(2001.12.26)

【公開番号】特開平11-149496

【公開日】平成11年6月2日(1999.6.2)

【年通号数】公開特許公報11-1495

【出願番号】特願平9-318546

【国際特許分類第7版】

G06F 17/50

H03K 19/173

(FI)

G06F 15/60 652 E

H03K 19/173

【手続補正書】

【提出日】平成13年6月27日(2001.6.2 7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 論理回路に対してゲーテッドクロック設計を行うためのゲーテッドクロック設計支援装置において、

設計すべき論理回路に関する情報を格納する回路情報格 納部と、

前記論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件抽出部と、

前記非ロード条件から、ゲーテッドクロック設計におい てイネーブル信号となる信号の候補であるイネーブル信 号候補を生成するイネーブル候補生成部と、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及 び消費電力を解析するパラメータ解析部と、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析部の解析結果を含む情報を格納する候補情報格納部と、

設計すべき論理回路の面積、遅延時間及び消費電力に関する制約情報を入力する設計制約入力部と、

前記イネーブル信号候補情報と前記制約情報とに基づいて、設計制約を満たしたイネーブル信号を前記イネーブル信号候補の中から選ぶイネーブル信号選択部と、

前記イネーブル信号選択部により選択されたイネーブル 信号を使ったゲーテッドクロック回路を前記設計すべき 論理回路に付加するゲーテッドクロック回路付加部とを 備えたことを特徴とするゲーテッドクロック設計支援装 置。 【請求項2】 記憶素子に対してデータロードの必要がない条件を入力する条件入力部を備え、

前記非ロード条件抽出部は、前記条件入力部より入力された条件と前記論理回路に関する情報とに基づいて、記憶素子に対する非ロード条件を抽出する構成にしたことを特徴とする請求項1記載のゲーテッドクロック設計支援装置。

【請求項3】 前記イネーブル信号選択部は、

前記候補情報格納部中のイネーブル信号候補情報をグラフまたはテーブルの形式でディスプレイ上に表示する表示手段を有し、前記表示手段によるディスプレイ上の表示内容から所定のイネーブル信号を外部操作に従って選択する構成にしたことを特徴とする請求項1または請求項2記載のゲーテッドクロック設計支援装置。

【請求項4】 設計すべき論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件抽出ステップと、

前記非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信号候補を生成するイネーブル候補生成ステップと、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及び消費電力を解析するパラメータ解析ステップと、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析ステップの解析結果を含む情報を記憶装置に格納する候補情報格納ステップと、前記設計すべき論理回路の面積、遅延時間及び消費電力に関する制約情報と前記イネーブル信号候補情報とに基づいて、設計制約を満たしたイネーブル信号を前記イネーブル信号候補の中から選ぶイネーブル信号選択ステップと、

前記イネーブル信号選択ステップにより選択されたイネ ーブル信号を使ったゲーテッドクロック回路を前記設計 すべき論理回路に付加するゲーテッドクロック回路付加 ステップとを

実行するととを特徴とするゲーテッドクロック設計支援 方法。

【請求項5】 前記非ロード条件抽出ステップの前に、 記憶素子に対してデータロードの必要がない条件を入力 する条件入力ステップを行い、

前記非ロード条件抽出ステップは、前記条件入力ステップより入力された条件と前記設計すべき論理回路に関する情報とに基づいて、記憶素子に対する非ロード条件を抽出することを特徴とする請求項4記載のゲーテッドクロック設計支援方法。

【請求項6】 前記イネーブル信号選択ステップは、前記記憶装置中のイネーブル信号候補情報をグラフまたはテーブルの形式でディスプレイ上に表示し、そのディスプレイ上の表示内容から所定のイネーブル信号を外部操作に従って選択することを特徴とする請求項4または請求項5記載のゲーテッドクロック設計支援方法。

【請求項7】 設計すべき論理回路に関する情報に基づいて、記憶素子に対する非ロード条件を抽出する非ロード条件を抽出する非ロード条件抽出手段と、

前記非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信号候補を生成するイネーブル候補生成手段と、

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及 び消費電力を解析するパラメータ解析手段と、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析手段の解析結果を含む情報を記憶装置に格納する候補情報格納手段と、

前記設計すべき論理回路の面積、遅延時間及び消費電力 に関する制約情報と前記イネーブル信号候補情報とに基 づいて、設計制約を満たしたイネーブル信号を前記イネ ーブル信号候補の中から選ぶイネーブル信号選択手段 と、

前記イネーブル信号選択手段により選択されたイネーブル信号を使ったゲーテッドクロック回路を前記設計すべき論理回路に付加するゲーテッドクロック回路付加手段とを有することを特徴とするゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体。

【請求項8】 前記非ロード条件抽出手段の前に、記憶

素子に対してデータロードの必要がない条件を入力する 条件入力手段を行い、

前記非ロード条件抽出手段は、前記条件入力手段より入力された条件と前記設計すべき論理回路に関する情報とに基づいて、記憶素子に対する非ロード条件を抽出することを特徴とする請求項7記載のゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体。

【請求項9】 前記イネーブル信号選択手段は、

前記記憶装置中のイネーブル信号候補情報をグラフまたはテーブルの形式でディスプレイ上に表示し、そのディスプレイ上の表示内容から所定のイネーブル信号を外部操作に従って選択することを特徴とする請求項7または請求項8記載のゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体。

【請求項10】 論理回路に対してゲーテッドクロック 設計を行うためのゲーテッドクロック設計支援装置において

設計すべき論理回路に関する情報を格納する回路情報格 納部と、

記憶素子に対する非ロード条件から、ゲーテッドクロック設計においてイネーブル信号となる信号の候補であるイネーブル信号候補を生成するイネーブル候補生成部と.

前記イネーブル信号候補がイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間及び消費電力を解析するパラメータ解析部と、

前記イネーブル信号候補に関するイネーブル信号候補情報として、前記パラメータ解析部の解析結果を含む情報を格納する候補情報格納部と、を備えたことを特徴とするゲーテッドクロック設計支援装置。

【請求項11】 前記イネーブル候補生成部が、前記論理回路に関する情報に基づいて、記憶素子に対する非ロード条件のみを抽出することを特徴とする請求項10記載のゲーテッドクロック設計支援装置。

【請求項12】 前記パラメータ解析部は、前記イネーブル信号候補がイネーブル信号としてゲーテットクロック設計された場合に要する消費電力のみを解析することを特徴とする請求項10記載のゲーテットクロック設計支援装置。